### ⑩日本国特許庁(JP)

(1) 特許出願公開

#### ⑩ 公 開 特 許 公 報 (A) 平3-12573

Dint. Cl. \*

撤别配号

庁内整理番号

❸公開 平成3年(1991)1月21日

310 B

G 01 R 31/28

審査請求 未請求 請求項の数 3 (全5頁)

❷発明の名称

テストデータ変更回路を有する論理回路テスト装置

创特 願 平1-145112

願 平1(1989)6月9日 後出

神奈川県秦野市堀山下1番地 株式会社日立製作所神奈川

株式会社日立製作所 勿出 願 人

東京都千代田区神田駿河台4丁目6番地

弁理士 野 萩 外1名

### 2.特許請求の範囲

- 1.複数のテストパターンを含むテストデータを 保持するための第1記憶装置と、各テストパタ ーンをテスタピン群に対応付けて保持するため の第2記憶装置と、前記第1記憶装置から前記 めの転送回路とを僻え、特徴として、前記転送 回路は、前記第1記憶装置からのテストパター ンを変更するためのデータ変換回路と、前記デ ータ変換回路を制御する制御データを保持する ための第3記憶装置とを含む、論理回路テスト
- 2. 請求項1において、前記データ変換回路は、 前記第1記憶装置からのテストパターンと変更 用データの間の複数種の論理演算を選択的に行 なう論項回路を含み、前記制御データは、前記

変更用データと、前記複数種の論理演算の任意 の一つを指定する演算指定情報を含む、論理回

- 3. 請求項1又は2において、前記第1記憶装置 内の各テストパターンは、その各ピツトに割当 てられたピン番号を識別する情報を伴い、前記 第3記憶装蔵中の各記憶位置は、前記ピン番号 に対応するアドレスを持ち、前記制御データの 設出位置が前記第1記憶数置からテストパター ンと共に読出されたピン番号識別情報によつて 指定される、論理回路テスト装置。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、論理回路テスト装置に関し、特に、 テスト装置内でのテストデータの変更に関する。

論理回路のテストのためには、非常に大量のテ ストデータが必要である。テストデータは、多数 のテストパターンを含み、通常、コンピユータに より、ほぼ完全に自動的に作成される。テスト装

### 特別平3-12573.(2)

置において、相次でテストパターンが次々とテスタピン群に供給され、テストパターンの籍ピツトは対応するテスタピンに割当てられる。

論理回路テスト装置の一例として、VLSIの スキヤンテストを行なう装置が、INTERNATIONAL TEST CONFERENCE 1985 PROCEEDINGS, 剪431~ 436頁に記載されている。スキヤンテストにお いて、被テスト論理回路は複数のサブネツトワー クに分割され、各サブネントワークは、入力傾う ツチ群と、出力関ラツチ群と、これらラツチ群の 間の組合せ論理プロジクとからなり、各組合せ論 理ブロツクが、テスト用入力データを入力便ラツ チ群にスキヤンインし、次いで出力データを出力 何ラジチ群からスキヤンアウトして 期特値と比較 することによつて、値別的にテストされる。各サー ブネツトワークのために一選のテストパターンが 用意され、各テストパターンの各ピツトは、対応 するサブネツトワークの仮想的なピン番号に割当 てられる. テストデータは、ホストコンピユータ からテスト装置内のテストパターンパツファに転

ンピュータにより行なわなければならず、その間、 テストは中断される。また、一時的な変更を要す るのみで、原テストデータを変更する必要はない 場合があるが、このような場合には、原テストデ ータのほかに、部分的に変更されたテストデータ の完全な組を作らなければならない。

本発明の目的は、テスト実行時に、テストデータの任意の部分を、必要に応じて一時的に変更で きるようにし、それによつて前記の問題を解決す ることにある。 

### 〔発明が解決しようとする経題〕

テスト実行政階において、テストデータのの例え が、テストデータ自体が適切でなかったり、あるデータ自体が適切でなかったナストデータ自体が適切いて作られたテストナータが、適回路特性の影響で不適切になったり、サービングがあるからである。ところが、前記のスキャンテスト接置を変更することができない。テストデータを変更は、位の適当な装置、例えばホストークの変更は、位の適当な装置、例えばホストークの変更は、位の適当な装置、例えばホストークの変更は、位の適当な装置、例えばホストークを受更は、位の適当な装置、例えばホストークの変更は、位の適当な装置、例えばホストークの変更は、位の適当な装置、

## 〔磔題を解決するための手段〕

本発明によれば、テストデータを保持する第1 記憶なで(何えば、前紀スキャンテストテスタピンに対応付けて記憶する第2 記憶でストパターンパンファンから各テス別に対応付けて記憶する第2 記憶でストパターンをテスタピンに対応付けて記憶する第2 記憶を置いたのデータを換回路と、このデータを換回路を設置といるのデータを保持するための第3記憶装置とが設けられる。

的記データ変換回路は、原テストパターンと変更用データの間の複数種の論理復算を選択的に行なう論理回路を含むことができ、その場合、前記都即データは、前記変更用データと、前記複数種の論理複算の任意の一つを指定する複算指定情報を含む

更に、第1記憶装置内の各テストパターンがその各ピントに割当てられたピン番号を識別する情報を伴う場合、第3記憶装置中の各記憶位置にこ

特開平3-12573 (3)

のピン番号に対応するアドレスを与え、制御データの統出位置は、テストパターンと共に統出されたピン番号既別情報により推定されるように構成する。

#### (作用)

制御データの変更データ部分は、任意所望の値に設定することができ、加えて、液体指令部分により、複数の変更態機 (例えば、不変更。原データの反転。変更データによる関換等) の一つを指定することができる。データ変換回路中の論理回路は、原テストパターンと変更用データに対して

指定された論理演算を実行する。したがつて、多様な変更が可能である。

更に、第3記憶装置がピン番号に対応するアドレスでアクセスされる構成では、所望のピン番号に対応するアドレス位置に所望の制御データを書込むことにより、所関の変更が変現される。 したがつて、仮想ピン番号が用いられるスキヤンテスト用のテストデータであつても、容易に変更を行なうことができる。

#### (実施例)

ル記憶装置(LS)3のアドレスとピット位置 (テスタピン番号に対応)に変換するためのテーブル(前出文献にいう変換テーブルに対応)を保

パツフア記憶装置1から読出されたテストデータに対応する仮想ピン番号は、第1テーブル記憶となって供給されて、このアドレスから、ローカル記憶装置3中の対応するアドレス(LSアドレス)とテスタピン番号が読出される。LSアドレスは、デコーダ(DEC)4を介してローカル記憶装置3中の対応するアドレスクサ5を介して、テストデータを対応するピット位置に転送する。

第2回は、第1テーブル記憶装置2のピン番号 変換機能を図式的に示す。 パッファ記憶装置1内 のあるテストパターンは、 仮想ピン1~5 に印加 されるベミスキャンイン値A~Eと、 仮想ピン6 ~8 から得られると期待されるスキャンアウト値 F~Hとからなる。各仮想ピン番号は、第1テー ブル記憶装置 2 によつて、LSアドレスとテスタピン番号に変換される。その結果、スキヤンン番号位置 6 に格納されて、テスタピン6 を通り入力側フリップフロップ群ドドiにスキヤンインとんのテスタピン番号位置 8 に格納されて、テスタピン8 からスキヤンアウトされる出力側フリップロップ群ドド。の出力と比較される。

第1回に戻り、従来装置では、バツフア記憶装置1から競出されたテストデータDIが、直接デマルチプレクサ5に供給される。これと対照的に、本発明によれば、第2のテーブル記憶装置(TS2)6と、データ変換回路7とが設けられる。第2テーブル記憶装置6は、第1テーブル記憶装置2と同様に、バツファ記憶装置1からの仮想と、では、サアドレスされ、その各アドレス位置は、コントリアドレスされ、そのチアドレスとを保持する。これらのデータは、グラータDXとを保持する。これらのデータは、グテスト装置の回示されていない人力機器

### 特期平3-12573(4)

キーボード)を介して、第2テーブル記憶数図6に容込まれる。データ変換回路7は、第2テーブル記憶数図6からのマスクデータM及び変換データDXと、パツフア記憶数図1からのテストデータDIとをオペランドとして受け、第2テーブル記憶数図6からのコントロールデータの値が指定する論環次算をこれらのオペランドに適して、その結果をデマルチプレクサ5に送る。

がないから、テスト現場で簡単にテストデータの 変更ができ、テスト中断時間が短縮される。 複雑 な構造のスキヤンテスト用テストデータの変更も 容易である。

### 4.図面の簡単な説明

第1回は本発明によるテストデータを変更機構の一変に関いていまる。 クダイヤグラムであり、第2回は第1回中のデータ変換回路の機能を設明するための関いのは第3回に第3回に第3回にであり、第4回に第3回にである。 1 … テストデータを保持する記憶装置、 2 … ととにはする記憶装置、 6 … 変換回路。


代理人 弁理士 野萩 守 (ほか1名) と、第 2 テーブル記憶設置 6 からの変換データ D X との論理和 ((D I・M) + D X) が得られ、 コントロールデータが"3"の時は、A N D ゲー ト 1 6 を経て、変換データ D X がそのまま得られ る。A N D ゲート 1 0 、1 2 、1 5 、1 6 の選択 は、コントロールデータをデコードするデコーダ 1 7 により行なわれる。

以上のようにして、第2テーブル記憶装置6に おける所望の仮想ピン番号に対応するアドレス位 個のデータを適当な値に設定することにより、テ ストデータの一部を、テスト実行時点において、 一時的に変更することができる。


以上において、本発明はスキヤンテスト装置に関して説明されたが、本発明は、他の型、例えば、 入力パターンが複数のピンに並列に供給される型 のテスト装置にも、同様に適用することができる。 【発明の効果】


本発明によれば、テスト装置の内部において、 テストデータをテスト実行時点で一時的に変更す ることができる。原テストデータは変更する必要


第 1 図



待開平3-12573(5)







## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-012573

(43)Date of publication of application: 21.01.1991

(51)Int.Cl.

GO1R 31/318 GO6F 11/22

(21)Application number: 01-145112

(71)Applicant: HITACHI LTD

(22)Date of filing:

09.06.1989

(72)Inventor: M


MATSUMOTO TAKASHI

## (54) LOGIC CIRCUIT TESTING DEVICE HAVING TEST DATA CHANGING CIRCUIT

(57)Abstract:

PURPOSE: To simply change test data in a test job site and to shorten the test interruption time by providing a data converting circuit in a data transfer circuit extending from a first storage device for holding the test data to a second storage device.

CONSTITUTION: A virtual pin number corresponding to test data read out of a buffer storage device 1 is supplied to a first table storage device 2, the corresponding address position in a local storage device 3 is designated through a decoder 4, and the test data is transferred to the corresponding bit position through a demultiplexer 5. Also, a second table storage device 6 holds control data, mask data M and conversion data DX of each address position, and a data converting circuit 7 performs a logical operation designated by a control data value from the device 6, to these data and test data DI from the device and sends it to the demultiplexer 5. In such a way, address position data corresponding to a desired virtual pin number of the device 6 is set to a suitable value, and a part of the test data can be changed temporarily at a test execution time point.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# **BEST AVAILABLE COPY**